XA6SLX25-2CSG324Q（Vendu da stock cù imballaggio originale）

proprietà di u produttu:

Descrizzione generale:

A famiglia di FPGA Spartan®-6 di Xilinx Automotive (XA) furnisce capacità di integrazione di sistemi di punta cù u costu tutale più bassu per l'applicazioni automobilistiche di grande volume.A famiglia di dece membri offre densità ampliate chì varianu da 3,840 à 101,261 cellule logiche è una connettività più veloce è cumpleta.Custruita annantu à una matura tecnulugia di prucessu di rame di bassa putenza di 45 nm chì furnisce l'equilibriu ottimale di costu, putenza è prestazione, a famiglia XA Spartan-6 offre una nova tabella di ricerca di 6 ingressi (LUT) à duplice registru più efficiente. ) logica è una ricca selezzione di blocchi integrati à livellu di sistema.Questi includenu RAM di blocchi 18 Kb (2 x 9 Kb), fette DSP48A1 di seconda generazione, controller di memoria SDRAM, blocchi di gestione di clock in modalità mista rinfurzata, tecnulugia SelectIO ™, blocchi transceiver seriali ad alta velocità ottimizzati per l'energia, blocchi Endpoint compatibili PCI Express®. , modi avanzati di gestione di l'energia à u livellu di u sistema, opzioni di cunfigurazione di rilevazione automatica, è una sicurità IP rinfurzata cù AES è a prutezzione di l'ADN di u Dispositivu.Queste caratteristiche furniscenu una alternativa programmable à pocu costu à i prudutti ASIC persunalizati cun facilità d'usu senza precedente.I FPGA XA Spartan-6 offrenu a megliu soluzione per disinni logici flessibili è scalabili di grande volume, disinni di trasfurmazioni DSP paralleli à larghezza di banda elevata, è applicazioni sensibili à i costi induve più standard di interfaccia sò richiesti.XA Spartan-6 FPGA sò a fundazione di silicuu programabile per e Piattaforme di Design Targeted chì furniscenu cumpunenti di software è hardware integrati chì permettenu à i disegnatori di fucalizza nantu à l'innuvazione appena principia u so ciclu di sviluppu.Riassuntu di XA Spartan-6 FPGA Features • Famiglia XA Spartan-6: • XA Spartan-6 LX FPGA: Logica ottimizzata • XA Spartan-6 LXT FPGA: Connettività seriale ad alta velocità • Temperature Automotive: • I-Grade: Tj = – 40 ° C à + 100 ° C • Q-Grade : Tj = -40 ° C à + 125 ° C • Norme automobilistiche : • Xilinx hè conforme ISO-TS16949 • Qualificazione AEC-Q100 • Documentazione di Pruduzzione di Pruduzzione Part Approval (PPAP) • Al di là di a qualificazione AEC-Q100 hè dispunibule nantu à dumanda • Cuncepitu per bassu costu • Blocchi integrati efficaci multipli • Selezzione ottimizzata di normi I/O • Pads sfagliati • Pacchetti di fili di plastica di volumi elevati • Potenza statica è dinamica bassa • Processu 45 nm ottimizzati per u costu è a bassa putenza • Modu di abbattimentu di hibernazione per u putere zero • U modu di sospensione mantene u statu è a cunfigurazione cù u svegliu multipin, rinfurzà u cuntrollu • Tensione di core 1.2V d'altu rendiment (LX è LXT FPGA, gradi di velocità -2 è -3) • Banche d'interfaccia SelectIO multitensione, multi-standard • Finu à 1.080 Mb/s di velocità di trasferimentu di dati perI/O differenziale • Unità di output selezziunata, finu à 24 mA per pin • Norme è protokolli da 3,3V à 1,2VI/O • Interfacce di memoria HSTL è SSTL low-cost • Cumpatibilità Hot swap • Tassi di slew I/O regolabili per migliurà l'integrità di u signale • Transceivers seriali GTP d'alta velocità in i LXT FPGA • Finu à 3.2 Gb/s • Interfacce d'alta veloce chì includenu: Serial ATA è PCI Express • Slices DSP48A1 efficienti • Aritmetica d'altu rendiment è trasfurmazioni di signali • Fast 18 x 18 multiplicatore è 48 accumulatore -bit • Capacità di pipelining è cascata • Pre-adder per assistisce l'applicazioni di filtru • Blocchi di Controller di Memoria Integrati • Supportu DDR, DDR2, DDR3 è LPDDR • Velocità di dati finu à 800 Mb/s • Struttura di bus multiportu cù FIFO indipendente per riduce i prublemi di timing di cuncepimentu • Risorse logiche abbundanti cù una capacità logica aumentata • Registru di shift opzionale o supportu RAM distribuitu • LUT 6-input efficienti migliurà u rendiment è minimizzanu a putenza • LUT cù flip-flops duali per applicazioni centrate in pipeline • Block RAM wcù una larga gamma di granularità • RAM di bloccu veloce cù attivazione di scrittura di byte • Blocchi di 18 Kb chì ponu esse programati opzionalmente cum'è dui RAM di blocchi indipendenti da 9 Kb • Tile di gestione di l'orologio (CMT) per un rendimentu rinfurzatu • Clock low noise, flessibile • Manager di clock digitale (DCM) eliminanu l'inclinazione di l'orologio è a distorsione di u ciclu di duty • Phase-Locked Loops (PLLs) per un clock low-jitter • Sintesi di frequenza cù multiplicazione, divisione è sfasatura simultanea • Sedici rete di clock globale low-skew • Configurazione simplificata, supporta low- standard di costu • Configurazione di rilevazione automatica 2-pin • Ampia SPI di terze parti (finu à x4) è supportu NOR flash • Supportu MultiBoot per l'aghjurnamentu remota cù più flussi di bit, utilizendu a prutezzione watchdog • Sicurezza rinfurzata per a prutezzione di u disignu • Identificatore DNA di Dispositivi Unicu per autenticazione di design • Cifratura bitstream AES in i dispositi XA6SLX75, XA6SLX75T, è XA6SLX100 • Bloccu Endpoint integratu per disinni PCI Express (LXT) • Tecnulugia PCI® low-cost supportu cumpatibile cù a specificazione 33 MHz, 32 è 64-bit.• Trattamentu integratu più veloce cù un processore morbidu MicroBlaze™ 32-bit rinfurzatu à pocu costu • Disegni di riferimentu è IP di punta di l'industria • Forte ecosistema di terze parti specificu per l'automobile cù IP, schede di sviluppu è servizii di design.