I prudutti

XC7Z020

Descrizione breve:

numeru di parte:XC7Z020

fabricatore:AMD Xilinx

Numeru di fabricatore:XC7Z020

descrivi:IC SOC CORTEX-A9 667MHZ 484BGA

Data di consegna standard originale di fabbrica:52 settimane

allargà:SoC Dual-core ARM® Cortex®-A9 MPCore™ Embedded System-on-Chip (SOC) SoC) IC Zynq®-7000 Artix™-7 FPGA cù CoreSight™, unità logica 85K 667MHz 484-CSPBGA (19×19)


Detail di u produttu

Tags di u produttu

Pruprietà di u produttu:

TIPU DESCRIBE
categuria Circuit integratu (IC)  Incrustati  System-on-chip (SoC)
fabricatore AMD Xilinx
serie Zynq®-7000
pacchettu vassa
Status di u produttu In vendita
struttura MCU, FPGA
Processore core Dual-core ARM® Cortex®-A9 MPCore™ cù CoreSight™
Dimensione di memoria flash -
dimensione RAM 256 KB
dispusitivu perifericu DMA
Capacità di cunnessione CANbus, EBI/EMI, Ethernet, IC, MMC/SD/SDIO, SPI, UART/USART, USB OTG
vitezza 667 MHz
Attributi principali Artix™-7 FPGA, unità logica 85K
Temperature di travagliu -40 °C ~ 100 °C (TJ)
Pacchettu / alloghju 484-LFBGA,CSPBGA
Pacchettu di u dispositivu di u fornitore 484-CSPBGA(19x19)
U numeru I/O 130
Numeru di produttu basicu XC7Z020

Ambiente è classificazione di l'esportazione:

ATTRIBUTU DESCRIBE
Statu RoHS Cume cù a specificazione ROHS3
Livellu di sensibilità à l'umidità (MSL) 3 (168 ore)
Status REACH I prudutti micca REACH
ECCN 3A991D
HTSUS 8542.39.0001

Zynq-7000 SoC Architettura di prima generazione:
A famiglia Zynq®-7000 hè basatu annantu à l'architettura SoC Xilinx.Questi prudutti integranu un sistema di trasfurmazione basatu (PS) ARM® Cortex™-A9 riccu di funzioni dual-core o single-core è logica programabile Xilinx 28 nm (PL) in un solu dispositivu.I CPU ARM Cortex-A9 sò u core di u PS è includenu ancu memoria in chip, interfacce di memoria esterna, è un riccu set di interfacce di cunnessione periferica.Sistema di Trattamentu (PS) ARM Cortex-A9 Based Application Processor Unit (APU) • 2.5 DMIPS/MHz per CPU • Frequenza CPU: Finu à 1 GHz • Supportu multiprocessore coherente • Architettura ARMv7-A • Sicurezza TrustZone® • Istruzzioni Thumb®-2 set • Esecuzione Jazelle® RCT Ambiente Architettura • NEON ™ mutore di processazione di media • Unità Vector Floating Point (VFPU) di precisione unica è doppia • CoreSight ™ è Program Trace Macrocell (PTM) • Timer è Interrupts • Trè timer watchdog • Un timer globale • Dui cuntatori triple-timer Cache • 32 KB Livellu 1 4-way set-associative instruction and data caches (indipendenti per ogni CPU) • 512 KB 8-way set-associative Level 2 cache (spartitu trà i CPU) • Byte-parity support. Memoria On-Chip • On-chip boot ROM • 256 KB on-chip RAM (OCM) • Supportu di parità di byte Interfacce di Memoria Esterna • Controller di memoria dinamica multiprotocolu • Interfacce 16-bit o 32-bit à DDR3, DDR3L, DDR2, o Memorie LPDDR2 • Supportu ECC in modu 16-bit • 1GB di spaziu di indirizzu usendu single ranking di memorie di larghezza di 8, 16 o 32 bit • Interfacce di memoria statica • Bus di dati SRAM 8-bit cun supportu finu à 64 MB • Supportu flash NOR parallelu • Supportu flash ONFI1.0 NAND (ECC 1-bit) ) • 1-bit SPI, 2-bit SPI, 4-bit SPI (quad-SPI), o dui quad-SPI (8-bit) seriali NOR flash Controller DMA 8-Channel • Da memoria à memoria, da memoria à -Peripheral, peripheral-to-memory, and scatter-gather support transacciones I/O Peripherals and Interfaces • Dui periferiche Ethernet MAC 10/100/1000 tri-speed cù IEEE Std 802.3 è IEEE Std 1588 revision 2.0 support • Scatter-gather DMA capacità • Ricunniscenza di 1588 rev.2 frames PTP • Interfacce GMII, RGMII, è SGMII • Dui periferiche USB 2.0 OTG, ognuna chì sustene sin’à 12 Endpoints • Core IP di u dispositivu USB 2.0 conforme • Supporta on-the-go, high-speed, full-speed è low- modi di velocità • Intel EHCI host USB conforme • Interfaccia PHY esterna ULPI 8-bit • Duie interfacce CAN bus cumplete CAN 2.0B • Conforme à i standard CAN 2.0-A è CAN 2.0-B è ISO 118981-1 • Interfaccia PHY esterna • Dui SD /SDIO 2.0/MMC3.31 cuntrolli conformati • Dui porti SPI full-duplex cù trè selezioni di chip periferiche • Dui UART d'alta velocità (finu à 1 Mb/s) • Dui interfacce I2C master è slave • GPIO cù quattru banche 32-bit , di quale sin'à 54 bit pò esse usatu cù u PS I/O (un bancu di 32b è un bancu di 22b) è finu à 64 bit (finu à dui banche di 32b) cunnessi à a Logica Programmable • Finu à 54 flexible I/O multiplexati (MIO) per l'assignazioni di pin periferiche Interconnessione • Connettività ad alta larghezza di banda in PS è trà PS è PL • Basatu ARM AMBA® AXI • Supportu QoS nantu à critichil maestri per latenza è banda.


  • Previous:
  • Next:

  • Lasciate u vostru Messaghju

    Prudutti Related

    Lasciate u vostru Messaghju