Circuiti XQ6SLX150（Gamma completa di soldi）

paràmetru:

Descrizzione generale:
I FPGA di a serie Xilinx® 7 comprendenu quattru famiglie FPGA chì indirizzanu a gamma completa di esigenze di u sistema, chì varieghja da low cost, picculu fattore di forma,
applicazioni sensibili à i costi, à voluminu elevatu à a larghezza di banda di cunnessione ultra high-end, capacità logica è capacità di trasfurmazione di signali per i più esigenti
applicazioni à altu rendiment.A serie 7 FPGA include:
• Famiglia Spartan®-7: Optimized per low cost, lowest power, and high
Prestazione I/O.Disponibile in low-cost, assai picculu fattore di forma
imballaggio per u più chjucu impronta di PCB.
• Famiglia Artix®-7: Optimized per applicazioni di bassa putenza chì necessitanu seriale
transceivers è altu DSP è throughput logicu.Fornisce u più bassu
u costu tutale di a fattura di materiali per un altu rendimentu, sensibile à i costi
applicazioni.
• Kintex®-7 Family: Optimized per u megliu prezzu-prestazioni cù un 2X
migliurà paragunatu à a generazione precedente, chì permette una nova classe
di FPGA.
• Famiglia Virtex®-7: Optimized per u più altu rendiment di u sistema è
capacità cun una migliione 2X in u rendiment di u sistema.U più altu
Dispositivi di capacità attivati ​​da l'interconnessione di siliciu impilati (SSI)
tecnulugia.
Custruitu annantu à una tecnulugia di prucessu di punta, high-performance, low power (HPL), 28 nm, high-k metal gate (HKMG), FPGA di serie 7 permettenu un
aumentu senza pari in u rendiment di u sistema cù 2,9 Tb/s di larghezza di banda I/O, 2 milioni di capacità di cellula logica, è 5,3 TMAC/s DSP, mentre cunsumendu 50% menu.
putenza cà i dispositi di generazione precedente per offre una alternativa cumplettamente programabile à ASSP è ASIC.
Riassuntu di e Funzioni FPGA di a Serie 7
• Lògica FPGA d'alta prestazione avanzata basata nantu à l'aspettu reale di 6 input
Tecnulugia up table (LUT) configurabile cum'è memoria distribuita.
• 36 Kb dual-port block RAM with built-in FIFO logic for on-chip data
buffering.
• Tecnulugia SelectIO™ d'altu rendiment cù supportu per DDR3
interfacce finu à 1.866 Mb/s.
• Connettività seriale d'alta veloce cù transceivers multi-gigabit integrati
da 600 Mb/s à max.tassi da 6,6 Gb/s finu à 28,05 Gb/s, offrendu a
modalità speciale di bassa putenza, ottimizzata per interfacce chip-to-chip.
• Una interfaccia analogica configurabile d'utilizatore (XADC), chì incorpora dual
Convertitori analogico-digitale 1MSPS 12-bit con termica in chip è
furnisce i sensori.
• fette DSP cù multiplicatore 25 x 18, accumulatore 48-bit, è pre-adder
per un filtru d'altu rendiment, cumpresu simmetricu ottimizatu
filtrazione di coefficienti.
• Tiles di gestione di u clock putenti (CMT), cumminendu fasi-locked
loop (PLL) è blocchi di gestione di clock in modalità mixta (MMCM) per alta
precisione è pocu jitter.
• Implementa rapidamente u processu integratu cù u processatore MicroBlaze™.
• Bloccu integratu per PCI Express® (PCIe), finu à x8 Gen3
Disegni Endpoint è Root Port.
• Wide varietà di ozzione cunfigurazione, cumpresi sustegnu di
memorie di merce, crittografia AES 256-bit cù HMAC/SHA-256
l'autentificazione, è a rilevazione è a correzione SEU integrate.
• Flip-chip low-cost, wire-bond, bare-die flip-chip è alta integrità di signale.
imballaggio di chip chì offre una migrazione faciule trà i membri di a famiglia in
u listessu pacchettu.Tutti i pacchetti dispunibuli in Pb-free è selezziunati
pacchetti in opzione Pb.
• Cuncepitu per altu rendiment è putenza più bassu cù 28 nm,
HKMG, prucessu HPL, tecnulugia di prucessu di tensione core 1.0V è
Opzione di tensione di core 0.9V per una putenza ancu più bassa.